如发现有乱码，请点击下面链接浏览原文
正文摘录:

文全刚等：FPGA逻辑测试中的器件建模方法进行建模则考虑专用性建模，这时他内部的变量、接口的参数都不需按规范定义，只需根据具体项目确定。当然，如果考虑软件可复用性，则可在专用性建模的基础上将其规范化，这样在以后的测试项日中可以重复使用这些模型。全部功能和局部功能建模如果只是针对具体项目，而且要缩短测试周期则考虑使用局部功能建模，只对所需功能的引脚进行建模，这样可以简化建模的过程、缩短建模周期。考虑到软件的复用性，对不同项目中使用的同一器件的不同功能进行扩充就可得到一个具有全局功能的器件模型。功能建模和延时建模对于任何器件建模，其功能性模拟是必须的。在某些高速信号系统和对延时要求比较严格的系统中，还需要对器件的延时特性进行模拟。如果该模型是作为系统功能的一部分嵌入FPGAj芑：片中，还要考虑描述其延时特性的VHDI。必须是可综合的。如果只是作为测试模型则可使用不可综合的VHDL进行描述。不需建模的引脚器件的具体物理电气特性，如：引脚封装、个数、排列方式、电源线、地线、测试／JTAG接口、其他不相关功能的引脚。需要建模引脚总线(包括数据总线、地址总线、控制总线)、使能信号、控制信号、其他与被测逻辑模块功能相关的引脚。器件建模的工具使用Modelsim5.7d和OuartusⅡ4.2其他支持Vet’ilogHDI。语言的EDA工具软件，器件建模的大致过程是：运用VerilogHDI.对器件进行描述，然后在Modelsim或Quartus中进行编译仿真，通过测试验证后就可以预编译到器件库中。具体要经过如下几个步骤：(1)功能分析针对被测逻辑芯片的需要对外围器件进行功能分析。归纳出该建模器件的所有功能，再根据实际需要提炼出所需的功能以及相关引脚。对于这些分析要形成一个功能建模文档。(2)确定功能的接口信号提炼出需要建模的功能后，就需要对每一个功能实现的接口信号进行分析。这是建模成功与否最关键的一步，因为接口上的时序逻辑或组合逻辑的输入输出波形对于被测逻辑设计来说，就相当于实现某个特定功能的指令。被测逻辑模块信号和外围芯片进行交互的过程实质就是完成某个电路动作的过程。如果接口信号分析不当，可能会使被测逻辑模块内部}昆乱，产生错误的动作。每一个功能的接口信号也要记录在功能建模的文档中，这样便于测试验证时进行比较。(3)编写模型的代码功能建模文档完善后即可对模型具体实现了，设计时可以使用VHDI。或者Ver’ilogHDI.进行编程。编写代码总的原则是：只要能正确理解接口处的波形并产生相应的10动作即可，而不管程序内部是采用功能描述、行为描述还是门级描述的方式实现。这样的好处是给建模者带来很大的灵活性。(4)器件模型的测试验证模型的代码编写完成后也需要对他进行测试验证，测试验证可以采用图1中介绍的测试模型来进行。如果只是作为测试被测逻辑的外围芯片使用，则只需在Model—sim工具软件中编译验证，此时需要编写测试该模型的测试激励，对该模型进行功能和延时验证，这一步也相当与软件设计中的单元测试。对于嵌入到被测逻辑内部的模型来说，设计时必须保证其语句是可综合的。其延时特性是和具体的FPGA芯片相关的，所以其延时特性只有在时序仿真时才能体现出来。2应用实例在核心路由器ATM网络接口实现中通常使用CAM器件实现快速查表.MLJ9(：4320I。一12TDC芯片是由Mu—sicIC公司生产的一种ATMcAM：占片。下面具体介绍该器件的建模过程。2.1功能分析该器件的功能很多，项目中用到了器件的读CAM，写CAM，CAM查找3种功能。这里具体针对CAM查表功能进行详细分析。CAM器件的引脚及功能如表1所示。表lCAM器件的引脚及功能2.2接口时序分析图2表示CAM查找的过程…。查找的过程如下：首先cs，w，AV，AC上的信号最少提前E的下降沿5ns(图中标号为4)有效，同时这些信号最少维持5ns(图中标号为5)，这样E为低时的采样才会正确。当E为低时采样到cs为低、w为低，并且此时AV为高，即AC上12位控制信号中的低9位为00001l001时，将DQ上的32位数据在CAM中查找匹配值。DQ的时间要求如下：最少在E的下降沿3ns(图中标号为9)稳定并在E为低时最少维持3ns(图中标号为10)。对E的时间要求如下：最短的周