如发现有乱码，请点击下面链接浏览原文
正文摘录:

《现代电子技术》2006年第16期总第231期》新型元器件q期不能低于70ns(图中标号为1b)，其中为低时最少维持60ns(图中标号为2b)，为高时最少维持10ns(图中标号为3)。如果在CAM中找到匹配值在MF上输出为低，在AA上输出匹配值所在的12位地址值。并将MF置为低，表示找到匹配值。否则MF、为高，AA输出为高阻。图中的0E，PA，M1，MV，MM在电路中常置为常值，因此这里不需建模。建模时的延时要求不能低于最少值，也不能大于最大值。图2CAM器件查找时序2.3模型的实现和验证根据以上CAM器件的分析便可设计出CAM模型的基本结构，该模型用’Ver’ilogHDI.语言设计。其测试验证方法可以采用本文提出的测试模型对其接口进行测试，其激励产生模块模仿CAM器件的读、写、查找时序信号加到所建模型的输入引脚，然后通过波形观察器观察其输出信号或者观察其内部变量和存储单元的信息。通过以上观察和分析就可判断所建立的模型是否达到了要求。图3是测试时用M()【)EL，SIM模拟的结果，其时序功能模拟了CAM器件的查找时序，其延时在误差范围之内。该模型在高性能路由器ATM接口的设计和测试中取代真(上接第8页)器系统可以检查用户程序以及操作系统的行为。对异常行为进行分析和判断，从而使软件和硬件的故障都能做到自动隔离、诊断和自愈。4结语大容量存储器是分布式计算的发展方向。研究大容量存储器的最终目的是使其成为一个共享的存储设施以提供计算资源。最终目标是要建立一个基于Internet的、在多种异构计算机系统和资源之间的、通用的、分布式的存储器计算环境，从而使不同的节点资源可以有效地协同工作。大容量存储器的出现只是解决了异构问题上的某些关键问题，因此研究的任务依旧艰巨，仍然需要进一步地研究探讨。实器件，这对于项目的降低成本，缩短测试周期，提高FP—GA后端设计的可靠性起到了重要的作用。3结语图3CAM模型查找时序的仿真结果运用本文提出的方法，能够很好地对器件进行建模，所建立的模型具有可复用性。因此这种模型在微电子设计的前端设计中对于降低成本，减少测试的复杂度，缩短测试的开发周期，提高FPGA后端设计的可靠性具有重要的作用。参考文献[1]http：／／www.music：一ic.com.[2]http：／／WWw.Altera_corn.[3]http：／／www.fpga.corn.cn.[4][美]JohnMYarbrough.数字逻辑应用与设计[M].李书浩，仇广煜，等译.北京：机械工业出版社，2003.[5]黄建文.艾西加，孟红霞，等.微电子电路设计原理及应用[M].北京：中国铁道出版社，2003.[6]Rogei‘sPressman.软件工程——实践者的研究方法[M].黄柏素，梅宏，译.北京：机械工业出版社，2002.参考文献[1]李晓林.存储网格面面观[J].计算机教育，2004(11)：30一32.[2]FosterI，Kesselmanc.TheGrid：Bluepl·intforaNewcomputingInfrastructure[M].MorganKaufmannPublish·ers，1999.[3]Fostel‘I，Kesselmanc，Tueckes.TheAnatomyofthe(；rid：EnablingScalableVirtual0rgam’zat‘cons[J].International.10re‘nalofSupel。computerApplic‘ations，2001，15(3).[4]李学干.计算机系统结陶[M].3版.西安：西安电子科技大学出版社，2004.[5]BreitH，schaettlerB，Steinbrecheru.AHighPrecisionWorkstation—basedchipscalingProeessor[J].IGARSS’97，1997(1)：465—467.作者简介王智文男，1969年出生，湖南邵东人，广西工学院讲师，硕士。