如发现有乱码，请点击下面链接浏览原文
正文摘录:

2006年第16期总第231且通过控制极G触发后，图1中右侧的PNPN部分导通，电流从T1极流向T2极。3芯片制造工艺3.1原始硅片选用硅片的电阻率从根本上决定着双向可控硅的正反向阻断电压的高低，同时又对可控硅的通态电压降有一定的影响。电阻率越高，阻断电压越高，但通态电压降也大。根据理论模型的估算和多年来生产半导体期间的经验及.PN结玻璃钝化的实践，选用电阻率为35～45Qcm的硅片。硅片厚度是另一个需要考虑的因素。硅片越厚，由此造成的通态电压降越大。理论上100多gm厚的硅片就能满足双向可控硅的正反向阻断电压要求，但是100多肛m的3英寸硅片机械强度太差，制造过程中破碎太严重而无法生产。根据多年来的生产经验，选用200～220肛m的硅片(双面抛光后)。3.2扩散工艺双向可控硅结构中的P型和N。。型掺杂区均由扩散法形成。P区预扩散选用乳胶源，这样扩散的均匀性比较好。扩散完成后，PN结结深约为27pm。N’区预扩散采用液态三氯氧磷源，扩散完成后，.PN结结深约为12肛m。3.3工艺流程原始硅片一双面抛光一掩膜氧化一硼扩区光刻一硼扩散一磷扩区光刻一磷扩散一补硼光刻及扩散一生长StN。膜一引线孔光刻一低温氧化一槽光刻及腐蚀一玻璃钝化一接触光刻一正背面金属化一金属层反刻一合金一中测一划片封装3.4封装工艺如图1所示，双向可控硅芯片正反两面均采用台面玻璃钝化工艺，以保护PN结的反向特性。钝化用绝缘玻璃层的厚(深)度约为40多pm。4主要问题i占片封装后，_舣向可控硅反向阻断失效，反向阻断电压变为零，而正向阻断特性正常。解剖双向可控硅后，测试芯片，其反向阻断特性正常。4.1反向阻断失效原因：卷片封装时，T2面向下粘贴在电极上，一般情况下，焊料较多，会沿芯片侧面向上淤起，很容易超过40”m。由于钝化用绝缘玻璃层的厚度约为40多弘m，背面(T2面)绝缘玻璃层以上的N型区侧面暴露在外。无论双向可控硅处于正向或反向阻断状态，N型区都处于高电位。当反向阻断状态时，沿芯片侧面向上淤起的焊料就会造成N型区和背面电极短路，从而造成反向阻断失效。另外，向上淤起的焊料造成N型区和背面电极之间距离缩短，易引起反向阻断电压降低。4.2解决办法根据反向阻断失效原因的分析结论，在芯片封装过程中，芯片粘贴(或焊接)在框架或底座上时，一定要避免芯片侧面的焊料向上淤起，这是解决问题的关键。按照不同的封装类型，采取相应的方法解决问题。对于非绝缘型封装的双向可控硅，可以在框架上先制造凸台，供粘贴芯片时使用。凸台的高度要适当，面积比芯片小一些，这样粘贴芯片时，多余的焊料就会堆积在凸台周围而不会沿芯片侧面向上淤起。这种方法效果很好，能够有效地避免反向阻断失效现象，及反向阻断电压降低的现象。对于非绝缘型封装的双向可控硅，另外一种简单的方法是不用凸台，而在粘贴芯片时精确地控制焊料的量，保证芯片粘贴完毕后，不会有多余的焊料淤出芯片周围，这种方法效果稍差一些。对于绝缘型封装的双向可控硅，可以根据不同芯片的尺寸，制作相应尺寸的背面电极，供粘贴芯片时使用。与凸台类似，电极面积要比芯片小一些，这样，粘贴芯片时，多余的焊料就会堆积在电极周围而不会沿芯片侧面向上淤起。当然，焊料的量也需要控制。5产品的电性能以通态电流为16A的双向可控硅为例，将生产的双向可控硅的典型电参数列于下表1中。表I双向可控硅的典型电参数参考文献[1]刘恩科，朱秉升，罗晋生，等.半导体物理学[M].北京：国防工业出版社，2004.[2][美]0D图雷蒲.半导体器件工艺手册[M].王正华，叶小琳，夏如兴，译.北京：电子工业出版社，1987.[3][美]HF沃尔夫.硅半导体工艺数据手册[M].北京：国防工业出版社，1975.[4]高廷仲.半导体器件制造工艺[M].天津：天津科学技术出版社，1982.[5]丁道宏.电力电子技术[M].北京：航空工业出版社，1990.157