如发现有乱码，请点击下面链接浏览原文
正文摘录:

3基本结构和工艺设计李致远：3CDl04型硅PNP大功率晶体管的研制3.1基本结构3cDl04产品的芯片采用外延平面型结构，其结构图如图2所示。l一!!’!!!’!-一{Jl／图1外形尺寸图2芯片结构示意图器件芯片采用外延平面工艺生产，即在P‘型衬底单晶硅片上外延P型集电区，通过选择性的磷扩散形成晶体管的N型基区，再进行硼扩散形成P’发射区，最后进行表面蒸铝，在表面引出发射极和基极，最后在硅片背面进行了金属化形成集电极。3.2产品的设计结构3.2.1产品的版图设计3CDl04产品的主要特点为功率大、电压高，而且要求L，j特别高。高频大功率晶体管的主要矛盾是提高^与增加输出功率和，。。的矛盾。在版图设计中.采用较细的条形发射区.适当增大发射区周长和面积之比，克服了高频大电流下发射区电流的集边效应和基区电阻自偏压效应使发射区有效面积降低的因素。工艺中采用平面外延工艺，使rr。有了大幅度的降低，从而较好解决地了.^与大功率，-厂T与大电流和高压之问的矛盾。综L所述.我们设计‘厂以下光刻版图(见图3)。版图面积：s一3.2×3.2mm!；发射区周围：，，，一2.63cnl。3.2.2纵向结构参数设计(1)根据高大功率晶体管的设计原理.我们知道，在大电流注入条件下，其特征频率／.有以下表达式：】40_厂r-_，2×D_J1，／2“(1+研)w6。从^的表达式中可知道，_厂]与基区的宽度w。的平方成反比，与基区空穴扩散系数成正比。因此，提高^可以从以下几方面着手：图3光刻板示意图①适当增加基区内的杂质浓度梯度和扩散系数；②尽量减少发射结面积；③减少衬底、集电区电阻率，降低串联电阻k；④减少基区宽度，实践证明.这是提高.厂T的最有效途径。因此，我们在设计中，主要采取了低温浅结工艺技术.在满足产品的其他电参数的前提下，合理的减小基区宽度w。使_，’，的得到了保证。并采用了外延平面扩散工艺.高阻集电区由外延生长形成，其衬底采用电阻率极低的P’重掺杂材料，这样可精确的控制高阻区厚度，是集电极串联电阻_。大幅度的降低，同时有利于产品的V。。，，。.^，。等参数的改善。(2)外延层电阻率的选择合同中、厂。。V。。，分别大于250V和180V，。PNP管的V。。V。，基本接近，因此，取V。。，大于250V，即可满足U。的要求。cB按单边突变结近似，用V¨Ⅵ。≥250V查单边突变结的V。。一N。关系曲线图，可得外延层掺杂浓度N。近似为1×10”cm.对应的电阻率为8.5Q·cm。研制中，取集电区高阻外延层电阻率』。c一16～20Q·cm。(3)集电区高阻外延层厚度c，r的选取在集电结加V。一250V反偏压时，按单边突变结近似.集电区侧的耗尽层宽度x。。估算如下：取半导体相对介电常数K一16；真空介电常数三，一8.85×10’。Fjcm；x。，--(2K邑u，Hjq·NA)“。、垒15／.~m。在设计中.取基区结深x..一10肛m，再考虑到衬底的反向扩散影响并留有余量.我们选取外延层厚度c，r一38～42肛n1。综合各方面的考虑.对3CDl04的结构设计如下：∥型外延衬底电阻率：p—O.05～O.015n·cnlP型外延层阻率：|o—16～20Q·cm外延层厚度：d一38～42”n1