如发现有乱码，请点击下面链接浏览原文
正文摘录:

《现代电圣技术》2006年第21期总第236期睁通信与信息技术司该序列是一个周期序列，经D／A转换后得到：S(￡)一S(n)*^(f)一[sin(27【_厂of)×＞：占(￡一”T。)]*矗(￡)热m，一E赢《t对S(￡)作傅氏变换得到理想DDS的理想频谱函数：s(硼)一n量s。(譬≠咖。Xp(一j丝≠咖艿(∞+27c_厂。一2nU。)+Ⅱ∑s(垡』}土7c)*exp(’一j竺t}生7c)*d(∞一27【L一2nZf。)式中^一孥，s。(.z)一些sin尘堕，上式表明：理想DDs只在，一玎。±^处存在离散谱线，当z一0时，得到的就是主谱频率^。此外，理想DAC所完成的阶梯重构只改变了输出频谱的幅度和相位而未增加新的频率点，这样S(n)的频谱结构就代表了DDs输出频谱分布。实际DDS将产生杂散信号，DDs的杂散源有4种：参考时钟源，相位截断，幅度量化和I)AC非线性。(1)参考时钟性能会直接影响到DDS的输出性能，并且参考时钟频率越高，杂散的抑制相对就越大；(2)相位截断是相位累加器在每个参考时钟周期内没有把所有的相位信息送给波形存储器而引起的。舍去的位数越少，相位误差的最大杂波幅度越小；(3)幅度量化是波形存储器的存储能力有限引起的，也可以认为是DAC有限字长引起的。幅度量化在频谱中没有引入新的杂散成份，而是表现为均匀的噪声基底，DAc的位数增加一位，信噪比就有6dB的改善；(4)DAC非线性误差和非理想开关特性是造成最大杂散的原因，二者都会产生谐波失真。为了改善DDs的频谱质量，除了采用高稳定度的有源晶振作为参考时钟输入和选用性能比较好的DAC外，还可以通过压缩存储数据来等效的增大存储器的数据寻址位，也就意味着增大波形存储器的容量，改善了相位舍位和幅度量化引起的杂散。压缩波形数据的方法很多，一种简单有效的方法是利用一些波形的对称性，以正弦波为例，他可以只存储[O，n／2]内的波形数据，然后通过适当的变换得到一个周期内的数据。如图3所示。address【11】address【10】ad~ess[9O碰么丛盐吐图3正弦波的数据压缩3DDS技术在波形信号产生中的应用在测试系统应用领域中，除了需要一些规则的信号如正弦波、方波、脉冲波、三角波之外，有时还需要一些不规则的信号，这时采用专用芯片实现有一定的困难，为此就出现了按照用户要求，为被测电路提供所需要的波形信号的任意波形发生器。目前，有两种任意波形发生器：传统的任意波形发生器和基于DDS技术的任意波形发生器。传统的任意波形发生器采用可变时钟和计数器寻址波形存储表，对硬件的要求比较高，常采用多级分频和多个低通滤波器，且频率分辨率低，频率切换速度慢，因此不能满足许多工程的需要。基于DDS技术的任意波形发生器是采用固定的时钟频率，产生的波形完全取决于ROM(或RAM)中存储的波形数据，因此可以很方便地通过更新ROM(或RAM)中的数据，生成所需要的波形，二者并不需要对硬件电路结构进行修改，这就简化了电路设计，输出频率稳定准确，波形质量好且输出频率范围宽，因此本文介绍了基于DDS技术的任意波形发生器的设计。如图4所示。图4基于DDS技术的任意波形发生器的系统框图图4中控制电路以单片机AT89(：5l为核心，加上一些外围电路组成，主要完成人机对话、数据接口、控制数据接口等功能。单片机通过串口与计算机通信，在PC机上使用软件编程得到波形数据，然后单片机将波形数据写入波形存储器中，并控制启动FPGA芯片工作，FPGA芯片完成数据处理和波形生成，第一个DAC完成波形幅度控制，其输出作为第二个DAC的参考电压，FPGA输出的离散波形数据经过第二个DAC转换以及低通滤波就可以得到用户所需要的任意波形。波形生成部分(FPGA)采用A1tera公司的FLEXlOK系列产品，在此芯片集成了1～25万逻辑门，并集成了嵌入式存储模块，可为用户提供24kB的片内R()M。因此当波形数据量不是很大时，可以将波形数据存人FPGA片内ROM模块中，(当波形数据量大时，需要外接RAM来扩展)，如图5所示。在输入环节加入一个数据锁存器REGO模块，用户在VHDI。程序中可以设置频率控制字，用“软设置”代替按键“硬设置”。相位累加器由计数器SUM99和寄存器REGl组成，用来对频率控制字的累加。波形存储部分采用了数55