如发现有乱码，请点击下面链接浏览原文
正文摘录:

量006年第24期总第239cLKl的负半周对D2的中心采样。由于选择器是组合逻辑，容易产生毛刺，而使用这种结构使得数据选择器的时钟有较大的相位裕度，避免毛刺的产生。这种复接器实际上是在树型结构的基础上对数据的相位进行调整，电路规模和功耗相应增大了，但是在速度上有很大的优势。D锁存器，高速2b选择器以及分频器是构成复接器的主要部件，他们的性能决定了复接器的工作性能，下面分别对其进行讨论。尉22：1复接器结构(1)D锁存器在复接器电路中，D触发器用于数据的存储，同步和传输，是最基本的单元，因此高速D锁存器的设计是电路设计的关键。D锁存器结构如图3所示，在锁存器的设计中有动态和静态之分，其差别在于采样和保持部分MOS管的栅宽比率。在相同输入信号幅度的情况下，静态锁存器的工作频带更宽，但是最高工作速率较低；动态锁存器的工作频率范围较窄，但是可以工作在高速条件下。当O≤(叫n“／Ⅵ。。a)≤0.4时D锁存器在动态模式；而当0.4≤(叫ua／叫。a)≤1时D锁存器为静态模式。比值越小D锁存器的工作速率越高，但是保持数据的能力也越差。折中考虑应选择比值在0.6～O.7左右的锁存器。D锁存器在准静态模式下工作，可以兼顾速率与数据保持能力。图3D锁存器电路主从触发器由2个锁存器级联而成，(见图4)，电路采用差分对结构全部由NMOS管构成。数据输入端CMOS管都是相同的尺寸，其栅宽为时钟输入端cMOs管的3／5。负载采用多晶硅电阻以降低寄生电容效应。(2)高速数据选择器设计第二级2：1复接单元的数据选择器的工作速率是整个电路的速度瓶颈。为了扩展他的带宽在设计中采用并联型元峰化技术，在选择器中加入电感引入零点来提高电路的工作速度。但是无源电感的面积太大，使用有源电感代替无源电感对电路进行补偿。该技术可以使电路的速度提高50％。电路如图5所示，图中虚线部分为有源电感电路。～i～Masit一一一：’一i一面。fDl+-Clk图4MSFF电路图5选择器电路(3)分频器分频器在高速通信系统中起着非常重要的作用，光纤通信电路中常常需要分频器工作在Gb／s的速率上。分频器的种类主要有3种：由触发器构成的分频器；注入锁定型分频器；再生型分频器。本次设计采用由触发器构成的分频器，与其他两种比起来具有更宽的带宽。如图6所示，由2个D锁存级联构成，这实际上是带负反馈的主从触发器结构。这种结构使得输出以时钟一半的频率在O与1之间转换，实现2分频的功能。电路结构如图6所示。图6分频器电路分频器的基本单元是D锁存器，高速率的锁存器必然构成高速率的分频器。D锁存器结构与前面介绍的一样。为了提高分频器工作频率，除了优化D触发器本身外，还要在版图设计中考虑反馈线的影响。因为该分频器是一个反馈系统，构成分频器的2个锁存器的单级增益不能太17