如发现有乱码，请点击下面链接浏览原文
正文摘录:

2006年第24期总第239通用处理器的标准，然后仿真验证，下载到FPGA芯片中形成一个完整的So(：系统。图2NiosⅡ标准内核设计框图SOPC技术是Altera公司提出的一种灵活、高效的片上系统So(：没计方案，其工作环境是Altera的QuartusⅡ中的SOPCbuilder。与其他So(：设计相比，其优点在于可编程性，利斥【FPGA的可编程性进行So(：设计。通过采用SOPCbuildei‘工具，用户可以很方便地将处理器、存储器和其他外设联接起来，组成一个完整的嵌入式系统。SOPC从内部的角度来说，主要包含2个部分：图形用户界面(GuI)和系统生成程序。图形用户界面内每个组件也可以提供自己的配置图形用户界面，GUI创建系统PTF文件对系统进行描述；生成程序创建针对目标器件的系统HDL描述。在进行SOPC设计时，首先需要通过SOPCBuildm。选择合适的IP核，在HDI。La：nguage!选择系统组件时选择VHDL或Verilog源文件。当完成设计活动之后，将由系统生成一系列设计文件，如HDL文件、DK目录和模拟工程文件等。：葩QuartusⅡ中编译整个系统，若编译成功，就可以把编译文件下载到开发板上进行验证。SOPC开发板设计流程如图3所示。图3SOPC开发板设计流程3基于CycloneⅡ器件的SOP(：开发板设计实例在实际的SOPC开发板设计中，选用CycloneⅡ器件的EP2C5Q208C：。他是一款低成本、低功耗、高性能的FPGA，支持最低1.2V输入电压，具有4608个可用逻辑单元，可用RAM最多可达119808b，13个嵌入式乘法模块，2个提供时钟倍频、相移功能的锁相环，最大可支持142个I／O脚，I／O脚支持66MHz32位PcI标准和高速(311MHz)I。VDS，并支持知识产权(IP)核，包含AlteraMega(：0re函数和AMPPmega函数。3.1开发板的硬件设计开发板硬件主要包括如下几个部分：2个同步7段共阳数码管、8个LED、4×4键盘、1个8位拨位开关、1个有源时钟输入、1个RS232通讯接口、PHY100／10M网络接口，CF存储卡电源插座(输入+5V)、下载电路等。本设计的基本原理框图如图4所示。cF存储器I#塑Fpcs0l+一丌F载口[二CvcloneIIEP2C5Q208(：5剖：竺竺竺竺兰∞厂——一=刮8位拨位开关剖竺竺I≮囝瞥F焉i]，厮图4采用EP2(：5Q208(：8的SOPC开发板设计框图3.2开发板的软件配置NiosⅡ内核具体由软件实现，即实现了NiosⅡ软核化设计。NiosⅡ软核主要在FP(；A中完成，因此，在开发板的设计中需要对其进行软件配置电路设计。CycloneⅡ有3种配置电路来加载器件的配置数据：主动模式(AS)，被动模式(PS)，JT。AG。通过MSEL。[1..O]拉高与接地来选择配置模式，MSEI正1..O]为“00”时为主动串行，“01”为被动串行。而JTAG模式优先级最高，因此当JTAG配置开始时，其他2种模式都被迫停止。采用低成本的串行配置器件EP(：S1或者EP(：s4是属于主动串行模式，在每次系统上电时自动配置Cyclone!Ⅱ器件。通过连接每个器件的配置允许(ncE)和配置允许输出(nCE0)引脚可以配置多个Cyclone器件。JTAG调试口则支持在线调试(’ISP)。通过如上设计的SoPC开发板，配置上相应的外设，即形成了具有特殊处理功能的专用计算机系统。4结语NiosⅡ处理器的优点和特性使得用户可以根据他们的需要来调整嵌入式系统的特性、性能以及成本，并使得产品快速推向市场，且易于升级改进。本文提出的基于NiosⅡ内核的嵌入式S()PC：开发板的设计给NiosⅡ的应用提供一个有效的硬件平台，具有广泛的实际应用价值。(下转第88页)