如发现有乱码，请点击下面链接浏览原文
正文摘录:

向冰：高速图像串行总线传输(3)最大传输距离(330Mb／s的参考值)为：光纤几km，同轴电缆150m，屏蔽双绞线80m，非屏蔽双绞线40m：(4)具有较强的自检功能；(5)低功耗：350mw(发送)、650mw(接收)；(6)单一+5V电源；(7)TTL同步I／O。图1CY78923／933单向数据传输电路图1为采用cY78923／933实现的单向数据传输的应用电路。主机发送控制命令，通过控制逻辑控制cY78923／933工作在传输或自检模式。主机数据传输速度一般与CY78923／933不一致，因此发送端及接收端都需数据缓存。2.2设计HOTLink接口应注意事项(1)时钟时钟发送器与接收器的时钟频率必须相同(即发送器的CKW，接收器的REFCLK)，误差不能超过±0.1％，否则会造成失步而导致通信失败。因为接收器的内部锁相环用REFCLK作为参考频率来跟踪接收到的位流频率。在选择时钟芯片时，应选择同一厂家同一型号，并应经过测试合格后才能使用。(2)与FIF()接口HOTI』nk收发器与FIFo接口方便。速度较低时，可以使用异步FIFO，速度较高时，应使用同步FIFO。(3)sc／D和RDY信号对发送器而言，SC／D是特殊字符或数据选择。在CKw的上跳沿，当该脚为高电平时，D0～D7被编码为特殊控制符(在接收器端，解码后的SC／D也指示为高)；当该脚为低电平时，DO～D7被编码为数据(在接收器端，解码后的sC／D也指示为低)。灵活运用该脚信号，可以方便地区分命令与数据，接收器的RDY信号，指示数据已经解码准备好输出。RDY信号可以用作收发器外FIF0的写使能信号。可以用硬件逻辑将该2个信号组合，以实现将接收到的命令与数据有选择地存储到FIFo。(4)自动检错RvS信号指示接收出错，接收器通过内部硬件逻辑能自动查出任何一个字节的一个比特错误以及大部分多比特错误。当接收器发现接收到的数据有错时，置高该信98号。由于经过了8B／10B编码，RVS置高时并不一定是指当前接收到的字节出错，而有可能是上一字节出错引起的。(5)阻抗匹配发送器的3路串行输出(OUTA±，OuTB±，OUTC±)，以及接收器的2路输入信号(INA±，INB±)均是差分PE(：L信号，且频率很高，最高可达400MHz，因此必须要加匹配阻抗。(6)电磁兼容电路板设计应采用4层板，CY78923／933的位置应尽量靠近双绞线接口，使连线最短，连线长度应尽量保持对称。输出输入端都应接匹配电阻，如图1所示。R。，Rz阻值由下式给出：R。一(V。。*R。)／V。。；R。一(U。*R)／(V。。一V。：)，式中Rf为传输线阻抗；V。。一V。。一2V。在工程设计中应考虑高速逻辑电路的电源旁路滤波。通常的高速逻辑电路电源旁路滤波包括使用一个地线层、分块Vcc层以及利用电容器构成的多个芯片电源旁路。每一块HOTLink芯片的接地引脚都应当利用尽可能短的走线和过孔直接连接到地线层。所有的Vcc引脚都应该连接到HOTLink芯片下的一个Vcc焊盘，然后通过一个单过孔连接到电路板的VCC层。每一Vcc引脚和地线之间直接连接一个22肛F的电容器。3LVDS串行总线低摆幅差分信号(LOWVolt。ageDIfferentialSigna‘ling，LvDs)是近几年标准化的目前最先进的高速串行数据总线技术，他采用差分传输模式，有效地抑制共模噪声。LvDs应用方案的优点包括可支持高速数据传输、低电压、低功耗、低辐射、抑制噪声、成本低廉，以及可以采用较高集成度的技术。他能在差分PCB线对或平衡电缆上以∥，，一