如发现有乱码，请点击下面链接浏览原文
正文摘录:

《现代电子技术》2006年第24期总第239期》嵌入式与单片机q几百兆至几千兆比特每秒的速率传输数字信号。LVDS接口标准没有指定传输媒介的特性，可以根据应用的需要灵活选用，例如同轴电缆、双绞线、排线等。有实验数据表明，可以在一根CAT一5E无屏蔽双绞线上可靠传输720Mb／s的LVDS信号达18m远。SCSI系列的最新标准Ultra320利用LVDS技术已经在无屏蔽双绞排线上实现了320MB／s(2.56Gb／s)的数据传输。无屏蔽双绞线与排线跟同轴电缆相比，体积大为缩小，而且接插方便。3.1实现：方案每个点到点连接的差分对由一个驱动器、互连器和接收器组成。驱动器和接收器主要完成TTI.信号和LⅥ)S信号之间的转换。互连器包含电缆、PCB上差分导线对以及匹配电阻。I。Ⅵ】3驱动器由包含一个驱动差分线对的电流源(通常电流为3.5mA)，I。V1]S接收器具有很高的输入阻抗，因此驱动器输出的电流大部分都流过100Q的匹配电阻，并在接收器的输入端产生大约350mV的电压。不管使用的LⅥ]S传输媒质是PCB线对还是电缆，都必须采取措施防止信号在媒质终端发生反射，同时减少电磁干扰。LⅥ1)S要求使用一个与媒质相匹配的终端电阻，该电阻终止了环流信号，应该将他尽可能靠近接收器输入端放置。图2LVDS接口连接图为便于LVDS接口电路的设计，有多家公司生产了专门的LVDS收发器芯片，如NI公司的DS90LV017A驱动器和DS90I.V018A接收器、TI公司的SN65LVDS31驱动器和SN65I一，VDS32接收器、MAXIM公司的MAX9123驱动器和MAX9122接收器等。不同的芯片又具有不同的电平兼容性，NI公司的DS90I。V03I／032采用+5V电源供电，可直接与TTL／CM()S信号接口。而MAX9123／9122则采用+3.3V的工作电源，可直接与LVTTL／LVCMos信号接口，并且MAX9122的数据输入端直接集成了107n的终接电阻。目前许多FPGA芯片都支持LVTTL，I.VCMOS，LVDS等多种标准，可以方便地与各种总线接口链接。相比之下，使用FPGA实现LVDS总线传输，可大幅减少芯片数量，降低成本，提高系统可靠性，同时具有更大的灵活性和向后兼容性。使用I.VDS技术进行高速互连，基本上有3种方式：(1)直接串行时钟和数据独立传送，每个高速信号都用一根高质量的电缆传送。这种方式实现起来简单直接。但随着时钟频率的提高，时钟和数据之间的配合要求越来越严格，允许的抖动范围越来越小。当时钟频率很高时，要做到时钟与数据的精确匹配很困难。(2)SERI)ES串行(Serializel’／[)eserializer，串行／解串)在一根高质量电缆上实现内嵌时钟的高速数据传输。这种方式下，接收端能从数据信号中恢复出时钟信号，所以传输中节省了一个时钟信号线，而且避开了时钟与数据精确配合的困难。但是，为了帮助接收端正确可靠地恢复时钟，发送端必须在数据流中插入额外的比特，提出了更高的码率要求。(3)直接并行将高速信号并行化，用较低的时钟传输，但需要更多的信号线。当考虑使用排线时，信号线的数目将不是问题。但普通的轻便排线不能长距离传输。3.2设计LVDS接口应注意事项(1)器件选择根据系统的工作电源配置情况和需要传输的数据电平，合理选用驱动器和接收器芯片，或者根据接口芯片的情况，对被传输的数据首先进行电平转换。如果是TTL／CMOS电平，可直接采用Ds90I。V031／DS90LV032进行传输。而如果传输LVTTL／LVCMOS电平的数据，就可以直接选用MAX9121／9122等低电压接口芯片。(2)阻抗匹配不管使用的LVDS传输通道是PcB线对还是电缆，LVDS要求使用一个与通道相匹配的终端电阻(100±20n)，以防止信号在通道终端发生反射，同时减少电磁干扰。该电阻终止了环流信号，应该将他尽可能靠近接收器输入端放置。必要时也可使用2个阻值各为50Q的电阻串联，并在中间连接点通过一个电容接地，以滤去共模噪声。(3)电缆选择根据数据传输速率和传输电缆长度的关系，确定合适的电缆长度以满足系统的要求。一般地，采用LVDS方式传输数据，假定负载电阻为lOOQ，当双绞线长度为10m时，传输速率可达400Mb／s；当电缆长度增加为20m时，速率降为100Mb／s；而当电缆长度为100m时，速率只能达到10Mb／s左右。电缆长度小于O.5m时，大部分电缆都能有效工作，距离在O.5～10m之间时，cAT3双绞线对电缆效果好，距离大于10m并且要求高速率时，建议使用CAT5双绞线对。(4)未使用的管脚所有未使用的LVDS接收器输入管脚悬空，所有未使99