如发现有乱码，请点击下面链接浏览原文
正文摘录:

张晓英等：基于EwB平台的电子电路设计3.2.2电路基本功能测试按图4所示连接，将逻辑分析仪的内部时钟频率(In—ternalclockrate)设置为10kHz，每格时钟(clocksperdi—vision)设置为4，当然这些设置可以改变，目的是为了清楚地观察波形。打开仿真开关，观察时钟及各触发器输出端的波形，如图5所示。计数器状态转换规律如表2所示。通过逻辑分析仪观察的结果与表2中的状态完全相同。图5异步二进制减法计数器输出波形4结语(1)在实例1中重点对放大电路中静态工作点对输出波形的影响进行了仿真分析。在实际电路中，一些参数不是独立存在的，要受到多种条件的制约，只通过理论计算有时很难得到实际电路的理想参数，EWB可以使这一问题迎刃而解。(2)是否能完成电路的主要功能是电路设计的最基本要求，例2中采用3个集成单元电路D触发器组装成一个计数器。原理清晰，电路简单，重点对电路的性能进行仿真分析并验证了电路的可行性。表2异步二进制减法计数器状态转换表CPQ3Q2Q1CPQ3Q2Q1(3)EWB软件在电路设计中，不仅可以使复杂的问题直观化，繁琐的工作简单化，而且修改电路方便，变换元件的参数便利。(4)分析过程中图形、数据并茂，动态跟踪、瞬间分析相结合，使得电路的设计和分析变得轻松简便。参考文献[1]路而红.虚拟电子实验室[M].北京：人民邮电出版社，2001.[2]杨素行.模拟电子电路[M].北京：中央广播电视大学出版社，1997.[3]周政新，洪晓鸥.EDA电子设计自动化实践与训练[M].北京：中国民航出版社，1998.[4]李东生.信号与电子系统原理及EDA仿真[M].合肥：中国科学大学出版社，2000.(上接第119页)由于故障覆盖率一检测到故障数／总故障数”’。因此，故障覆盖率越高越好。测试覆盖率(testcoverage)是检测到的故障同能检测到的所有故障的比例，他是衡量测试向量质量的指标。测试覆盖率越高，说明测试向量质量越好。在设计过程中，对测试覆盖率较高的模块，扫描少一些，对覆盖率较低的模块则扫描多一些，这样使测点不会过于集中，均衡了测试覆盖率，有效调度资源并提高了效率。从报告可以看出，本次设计得到的测试覆盖率为98.32％，符合工业上的要求，实现了芯片的可测试性设计。4结语芯片设计的好坏要通过测试验证来说明，因此对电路的可测试性设计是一个非常重要的环节，应当在设计过程中较早的引入测试，以便尽早发现错误。本文提出了一种无线接入芯片的可测试性设计的实现方案，针对可测性设计的特点，重新修改了内部电路，避免了内部置位／复位信号，使设计满足可测性设计规则；通过功能测试向量和自动测试向量配合使用，使得扫描更全面，测试覆盖率更可122靠。对DFT研究和芯片可测试性设计，本设计都有一定的参考意义。参考文献[1]JanMRabaey，Anant。hachandrakasan，Borivoje。Nikolic’.【)igitalIntegt’atedcircuits：[)igitalIntergratedCirCUl‘ts[M].北京：清华大学出版社，2004.[2]。BushnellML，AgrawalVI).Essentials0fElectronl‘(：Testingfor【)igital，Memo)ryandMixed—SignalVLsIcirCUl’ts[M].KluwerAcademic·Publishers，2000.[3]AgiawalVD，MercerMR.TestabilityMeasures’WhatDoThesrTell【Js?Proc.ofIntel‘nationalTestConf.，1982.[4]ZhaoZhengJia.[)esi‘gnFor’Test[M].Zhongguancun—ca—denceInstituteofSoftwareTechnology，2004.[5]A1fredLcrouch.亡)esign—for—TestforI)igitalIC’sandEmbeddedCoreSystemrM].Prentice一：HallPTR，1999.[6]MarinissenEJ，zorJanY，Kapm。R，酣nz.TowaidsaStand—ardforEmbeddedCoreTest：AnExample，inProc.ofInter—natjonalTest(20nfe~·ence，1999.000l156789110O111110