如发现有乱码，请点击下面链接浏览原文
正文摘录:

2006年第14期总第2295利用端接技术完善信号完整性为了保持信号的完整性，发展出了相应的端接技术完善信号的完整性。最常用的2种端接技术称为源端端接和末端端接技术，有的文章中也称为源端匹配和终端匹配技术。图5末端的信号波形图5.1源端端接源端端接方式指把每个驱动门电路通过一个串连电阻连接到传输线t。串连电阻的值加上驱动门的输出阻抗，应该等于传输线的特征阻抗Zl。源端端接电路驱动波形在传播到线路之前先被z，+尺，分担一半，驱动信号以一半的强度传播到线路末端。末端(近似开路)的信号反射系数是+1，反射信号的强度是信号强度的一般。一般强度的反射加一般强度的初始入射信号，在接收端达到信号的完整电平。一般强度的反射信号沿着线路向源端反向传播，被源端端接完全吸收。末端反射返回到源端后，驱动电流下降为零，一直保持到下个信号转换。在快速的系统中，下个转换在末端反射到达之前就开始了。对于一般的TTI，和CM()S电路，输出电平不一样时，输出电阻也不一样，所以没有完全合适的源端端接电阻，只能折衷选取。源端匹配的优点是简单易行，比之下文提到的末端匹配，不要求信号驱动器具有很大的电流驱动能力，电路的功耗也相应较小。5.2末端端接末端端接的理论出发点是在信号源端阻抗很小的情况下，通过增加并联电阻使负载端输入阻抗与传输线的特征阻抗相匹配，达到消除负载端反射的目的。实现形式分为单电阻和双电阻2种形式，双电阻匹配效果较好，如图6所示。单电阻形式是仅使用R.或者R：。图中R，上拉到电源，R。下拉到地，实际上，在高速电路领域，电流和地都是回流路径。终端匹配要保证R，和R。的并联值等于乙。并联终端匹配电路驱动信号初始时近似以满幅度沿传输线传播，因为z，一般小于z。到达末端时，因R。和R：的并联值等于乙，所以所有的反射都被匹配电阻吸收，负载端接受到的信号幅度与源端发送的信号幅度近似相同。在实际的电路系统中，芯片的输入阻抗很高，因此对单电阻形式来说，负载端的并联电阻值必须与传输线的特征阻抗相近或相等。假定传输线的特征阻抗为50n，则R值为50Q。如果信号的高电平为5V，则信号的静态电流将达到lOOmA。由于典型的TTI。或CM()S电路的驱动能力很小，这种单电阻的并联匹配方式很少出现在这些电路中。图6终端匹配图双电阻形式的并联匹配，也被称作戴维南终端匹配，要求的电流驱动能力比单电阻形式小。这是因为两电阻的并联值与传输线的特征阻抗相匹配，每个电阻都比传输线的特征阻抗大。考虑到芯片的驱动能力，2个电阻值的选择必须遵循3个原则：(1)两电阻的并联值与传输线的特征阻抗相等；(2)与电源连接的电阻值不能太小，以免信号为低电平时驱动电流过大；(3)与地连接的电阻值不能太小，以免信号为高电平时驱动电流过大。并联终端匹配显而易见的缺点是会带来直流功耗，单电阻方式的直流功耗与信号的占空比紧密相关；双电阻方式则无论信号是高电平还是低电平都有直流功耗。因而不适用于电池供电系统等对功耗要求高的系统。另外，单电阻方式由于驱动能力问题在一般的TTI，，CM()S系统中没有应用，而双电阻方式需要2个元件，这就对PCB的板面积提出了要求，因此不适合用于高密度印刷电路板。6结语高速电路设计是一个非常复杂的设计过程，而与传输线相关的信号完整性问题是设计中需要考虑的重点之一。随着当前的芯片处理速度越来越快，面积越来越小，密度越来越大，人们不断纠正或放弃一些传统的电路和PcB认识与做法。信号完整性与多种因素有关，且其中的很多因素一直在不断的研究与变化中，需权衡各因素，做出全面的折衷考虑；既满足设计要求，又降低设计复杂度。参考文献[1]谢金明，谭博，王瑞林.高速数字电路设计与噪声控制技术[M].北京：电子工业出版社，2003.[2]}towardJohnson，Martin(；raham.高速数字设计[M].沈立，朱来文，陈宏伟，等译，北京：电子工业出版社，2004.(下转第120页)1]5